## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-077535

(43) Date of publication of application: 14.03.2000

(51)Int:CI.

H01L 21/8234 H01L 27/088 H01L 21/28 H01L 29/78

H01L 21/336

(21)Application number: 10-248498

(71)Applicant: HITACHI LTD

(22)Date of filing:

02.09.1998

(72)Inventor: SHIBA TAKEO


**ONOUCHI YUKIHIRO UCHINO TAKASHI** UMEDA KAZUNORI ONISHI KAZUHIRO


## (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which can improve both the operation speed and the level of integration by providing a source/drain electrode made of metal silicide and adopting a self-aligned contact without a dry etching stopper film.

SOLUTION: A source/drain electrode 10 made of metal silicide is provided to a source and drain 9 in a field effect transistor. Then, a polycrystalline silicon film 4, a metallic gate electrode 5, a cap 6 and an insulation film 8 are formed on an element isolation region 2, forming a dummy gate which does not function as a transistor. The polycrystalline silicon film 4 and metallic gate electrode 5 of the dummy gate are made as a gate-like electrode which does not function as a gate. Thus, the parastic resistance of the source and drain 9 is decreased, resulting in high-speed operation of a MOSFET. Furthermore, the element can be made smaller in area and the





arranging pitch be also made small, thereby reducing the parastic capacity and sharply enhancing level integration.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

BEST AVAILABLE COPY

[Date of registration]

[Number of appeal against examiner's decision sof rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号 特開2000—77535

(P2000-77535A) (43)公開日 平成12年3月14日(2000.3.14)


(51)Int.Cl. '	識別記号	FΙ	テーマコード (参考
H01L 21/8234	•	H01L 27/08	102 H 4M104
27/088		21/28	301 T 5F040
21/28	301	27/08	102 D 5F048
29/78 21/336		29/78	301 P
		審査請求	未請求 請求項の数15 OL (全9頁)
(21)出願番号	特願平10-248498	(71)出願人	000005108 株式会社日立製作所
(22)出願日	平成10年9月2日(1998.9.2)	(72)発明者	東京都千代田区神田駿河台四丁目6番地 芝 健夫 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内
	-	(72)発明者	尾内 享裕 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内
		(74)代理人	100061893 弁理士 高橋 明夫 (外1名)
			最終頁に続く


## (54) 【発明の名称】半導体装置及びその製造方法

## (57)【要約】

【課題】高速性と高集積性の双方を損なわないように、 金属シリサイド又は金属によるソース電極及びドレイン 電極を設け、かつ、自己整合コンタクトの適用を可能に した半導体装置及びその製造方法を提供すること。

【解決手段】少なくとも1個の電界効果トランジスタのソース及びドレインに金属シリサイドによるソース電極及びドレイン電極を設け、当該電界効果トランジスタのトランジスタ活性領域に接する素子分離領域の上に、ゲート状電極及び当該電極周りに形成した絶縁膜からなるダミーゲートを設置する。





BEST AVAILABLE COPY

【特許請求の範囲】

《請求項1》 シリコン基板のトランジスタ活性領域に 形成した不純物拡散層によるソース及びドレインと、当 該シリコン基板上に形成したゲート電極及び当該電極周 りに形成した絶縁膜からなるゲートとを有する電界効果 トランジスタを含み、更に、トランジスタ活性領域を区 分する素子分離領域を含んでなる半導体装置において、 少なくとも1個の電界効果トランジスタは、電気的に接 続するための金属シリサイドによるソース電極及びドレ イン電極をそれぞれソース及びドレインに有し、当該電 別果トランジスタのトランジスタ活性領域に接する索 子分離領域は、ゲート状電極及び当該電極周りに形成し た絶縁膜からなるダミーゲートがその上に設置されてい ることを特徴とする半導体装置。

【請求項2】 シリコン基板のトランジスタ活性領域に 形成した不純物拡散層によるソース及びドレインと、当 該シリコン基板上に形成したゲート電極及び当該電極周 りに形成した絶縁膜からなるゲートとを有する電界効果 トランジスタを含み、更に、トランジスタ活性領域を区 分する素子分離領域を含んでなる半導体装置において、 少なくとも1個の電界効果トランジスタは、電気的に接 続するための金属によるソース電極及びドレイン電極を それぞれソース及びドレインに有し、当該電界効果トラ ンジスタのトランジスタ活性領域に接する素子分離領域 は、その上にゲート状電極及び当該電極周りに形成した 絶縁膜からなるダミーゲートが設置されていることを特 徴とする半導体装置。

【請求項3】 前記ソース電極及びドレイン電極は、ゲート及びダミーゲートの側壁に形成された絶縁膜に接していることを特徴とする請求項1又は請求項2に記載の 30 半導体装置。

【請求項4】 前記ダミーゲートの側壁に形成された絶縁膜は、素子分離領域からはみ出し、かつ、隣接する不純物拡散層上にまたがるように位置していることを特徴とする請求項3に記載の半導体装置。

【請求項5】 前記ゲート及びダミーゲートは、側壁に 形成された絶縁膜が1層の膜からなることを特徴とする 請求項1又は請求項2に記載の半導体装置。

【請求項6】 前記ソース電極及びドレイン電極と電気的な接触をとるプラグ電極を形成するためのコンタクト開口部がソース電極及びドレイン電極を覆い、かつ、ゲートの側壁に形成された絶縁膜及びダミーゲートの側壁に形成された絶縁膜の少なくともいずれかにまたがるように位置していることを特徴とする請求項1又は請求項2に記載の半導体装置。

【請求項7】 ダミーゲートが配置された素子分離領域以外の素子分離領域は、その上にダミーゲートの側壁に形成した絶縁膜と同一の材料による絶縁膜が形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。

【請求項8】 少なくとも1個のダミーゲートのゲート 状電極が配線層として使用されていることを特徴とする 請求項1又は請求項2に記載の半導体装置。

【請求項9】 シリコン基板のトランジスタ活性領域に 形成した不純物拡散層によるソース及びドレインと、当 該シリコン基板上に形成したゲート電極及び当該電極周 りに形成した絶縁膜からなるゲートとを有する電界効果 トランジスタを含み、更に、トランジスタ活性領域を区 分する素子分離領域を含んで構成した論理回路とメモリ 回路とを混載してなる半導体装置において、

前記論理回路の部分は、ゲート状電極及び当該電極周りに形成した絶縁膜からなるダミーゲートが素子分離領域の上に設置され、かつ、電気的に接続するための金属シリサイドによるソース電極及びドレイン電極がそれぞれソース及びドレインに形成されており、前記メモリ回路の部分は、素子分離領域の上にダミーゲートの側壁に形成した絶縁膜と同一の材料による絶縁膜が形成されていることを特徴とする半導体装置。

【請求項10】 前記ソース電極及びドレイン電極は、 20 ゲート及びダミーゲートの側壁に形成された絶縁膜に接 していることを特徴とする請求項9に記載の半導体装 置。

【請求項11】 前記ダミーゲートの側壁に形成された 絶縁膜は、素子分離領域からはみ出し、かつ、隣接する 不純物拡散層上にまたがるように位置していることを特 徴とする請求項10に記載の半導体装置。

【請求項12】 前記ゲート及びダミーゲートは、側壁に形成された絶縁膜が1層の膜からなることを特徴とする請求項9に記載の半導体装置。

【請求項13】 前記ソース電極及びドレイン電極と電気的な接触をとるプラグ電極を形成するためのコンタクト開口部がソース電極及びドレイン電極を覆い、かつ、ゲートの側壁に形成された絶縁膜及びダミーゲートの側壁に形成された絶縁膜の少なくともいずれかにまたがるように位置していることを特徴とする請求項9に記載の半導体装置。

の上にダミーゲートの側壁に形成した絶縁膜と同一の材料による絶縁膜が形成されている半導体装置によって構成されていることを特徴とする計算機システム。

【請求項15】 シリコン基板に素子分離領域を形成す る工程と、シリコン基板のトランジスタ活性領域にゲー トを形成し同時に論理回路の累子分離領域上にダミーゲ ートを形成する工程と、ゲート相互間及びゲートとダミ ーゲート間のシリコン基板に第1の不純物拡散層を形成 する工程と、第1の不純物拡散層の形成後のシリコン基 板上に第1の絶縁膜を堆積する工程と、論理回路部分の 10 第1の不純物拡散層上の第1の絶縁膜に第1の穴を開口 する工程と、開口した第1の穴に露出している不純物拡 散層にソース及びドレインとなる第2の不純物拡散層を 形成し続いて金属シリサイドによるソース電極及びドレ イン電極を形成する工程と、当該ソース電極及びドレイ ン電極を形成後のシリコン基板に第2の絶縁膜を堆積す る工程と、第1の不純物拡散層の上方を含む第2の絶縁 膜の所定の位置に自己整合コンタクトを設けるための第 2の穴を開口する工程と、開口した第2の穴のメモリ回 路部分の第1の絶縁膜をエッチングしてから第1の不純 20 物拡散層にソース及びドレインとなる第3の不純物拡散 層を形成する工程と、第3の不純物拡散層の形成後に第 2の穴に金属を充填してプラグ電極を形成する工程とを 少なくとも含んでなることを特徴とする半導体装置の製 造方法。

### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、MOS (Metal Ox ide Semiconductor) 型電界効果トランジスタを集積化してなる半導体装置、特に論理回路とメモリ回路を混載して構成する場合に適用して好適な半導体装置及びその製造方法に関する。

#### [0002]

【従来の技術】従来のMOS型電界効果トランジスタ (以下「MOSFET」と称する)を集積化した論理集 積回路では、動作速度を高めるためにソース電極及びド レイン電極の寄生抵抗を低減することが重要なポイント となる。そのための技術として、シリコン基板に形成し たソース不純物拡散層及びドレイン不純物拡散層(以下 「ソース/ドレイン拡散層」という)領域を金属により シリサイド化し、この金属シリサイド膜をソース電極及 びドレイン電極(以下「ソース/ドレイン電極」とい う)に用いる技術が知られていた〔例えば、1988年 度の電子素子に関する国際会議(IEDM88:Intern ational Electron Devices Meeting 88) 論文集の第5 6頁~第59頁参照〕。

【0003】このMOSFETの断面を図7に示す。シ リコン基板51に設けたMOSFETのソース/ドレイ ン拡散層55及びゲート酸化膜53の上のゲート電極5 4をチタンやコバルトなどの金属によりシリサイド化す 50

ることにより、低抵抗の金属シリサイド電極58,59を形成し、素子を高性能化していた。なお、MOSFETは、素子分離領域52によって相互に分離され、また、ゲート電極54は、その側壁に形成した絶縁膜56によって電極58から絶縁される。

【0004】一方、MOSFETとキャパシタからなるメモリセルを集積化したメモリ集積回路においては、メモリセルを高集積化する技術として、電極コンタクト開口部をゲート(ゲート電極とそれを覆う絶縁膜の全体を「ゲート」という)と素子分離領域にまたがるように設ける、いわゆる自己整合コンタクト技術が知られていた〔例えば、1996年度の超LSI技術に関する国際会議(1996 Symposium on VLSI Technology)論文集の第144頁~第147頁参照〕。

【0005】このMOSFETの断面を図8に示す。電極コンタクト開口部に形成されたプラグ電極70は、ゲートの外側絶縁膜68及び素子分離領域62の上の外側絶縁膜68の少なくともいずれかにまたがっている。そのようなプラグ電極70を設けることにより、隣接するコンタクト開口部との間隔を短縮し、集積度を向上していた。なお、図8では開口部が素子分離領域62の上の絶縁膜68の丁度縁に接しているが、製造誤差によって・地支障はなく、そのようなずれが許容される。プラグ電極70は、絶縁膜69に明けた開口部に金属を埋め込むことによって形成され、拡散層67を上部の配線(図示せず)に電気的に接続する。

#### [0006]

【発明が解決しようとする課題】超高速高集積プロセッサLSIや超高速メモリLSIでは、同一チップ上に論理回路とメモリ回路を混在させることが一般的に行なわれる。このようなLSIで高速性を維持したまま集積度を高めるためには、論理回路部分には金属シリサイドによるソース/ドレイン電極が、またメモリセル部分と論理回路部分には自己整合コンタクト技術が必要となるが、通常はMOSFETがメモリ回路と論理回路で同時に形成されるので、メモリセルにも金属シリサイドによるソース/ドレイン電極が形成される。

【0007】そのようなメモリセルのゲート電極64周りの構造は、図9に示すように、不純物拡散層を生成する際に必要になる側壁膜66と自己整合コンタクト形成時に必要になる絶縁膜68の両者を設けた構造となる。また、素子分離領域62の上にも自己整合コンタクト形成時に必要になる絶縁膜68が設けられる。

【0008】自己整合コンタクト形成は、絶縁膜69にエッチングで穴を開口し、穴にプラグ電極70を埋め込むことによって行なわれる。このとき、絶縁膜68を絶縁膜69に対してドライエッチストッパとなる膜にすれば、絶縁膜66や素子分離領域62は、絶縁膜68によって保護されてエッチングされることがない。それによ

り、プラグ電極70がゲート電極64や基板61と短絡 する不都合が回避される。このように、ゲートの側壁に は、側壁膜66とドライエッチストッパの絶縁膜68の 2層の膜を形成せざるを得ない。論理回路部分も同様の 構造となる。

【0009】ところが集積度を高めるために素子の微細化を進めると、隣接するゲート間の間隔が狭まり、側壁膜66とドライエッチストッパ膜68の両者を設けるスペースがなくなり、ソース及びドレイン領域に金属シリサイド電極を設けることと、自己整合コンタクトを行な10うこととを両立させることが困難になる問題点があった。

【0010】本発明の目的は、従来技術の前記問題点を解決し、高速性と高集積性の双方を損なわないように、 金属シリサイド又は金属によるソース電極及びドレイン 電極を設け、かつ、自己整合コンタクトの適用を可能に した新規の半導体装置及びその製造方法を提供すること にある。

#### [0011]

【課題を解決するための手段】本発明の前記課題は、少 20 なくとも 1 個の電界効果トランジスタのソース及びドレ インに金属シリサイドによるソース/ドレイン電極を設 け、当該電界効果トランジスタに接する素子分離領域の 上に、ゲート状電極及び当該電極周りに形成した絶縁膜 からなるダミーゲートを設置することによって効果的に 解決がすることが可能である。そのような手段を採用す れば、素子分離領域の上では、ダミーゲートがドライエ ッチストッパとして機能するため、ゲート及びダミーゲ ートの側壁に形成する絶縁膜をドライエッチストッパと して機能する膜の1層とすることが可能となり、側壁膜 30 とドライエッチストッパ膜の2層構造とする必要がなく なるからである。一方、電界効果トランジスタに前記ソ 一ス電極及びドレイン電極を設けない部分では、云うま でもなくドライエッチストッパ膜がもともと不要であ り、ゲートの側壁に形成する絶縁膜は1層でよい。

【0012】さて、メモリセルの電界効果トランジスタは、論理回路程の高速動作が要求されないので金属シリサイドによる電極を設けなくとも支障がない。そのため、ソース/ドレイン電極を設ける電界効果トランジスタを例えば論理回路に採用し、当該電極を設けない電界 40効果トランジスタを例えばメモリ回路に採用することが可能である。そのように構成した半導体装置では、ゲート及びダミーゲートの側壁膜は1層の絶縁膜でよく、それによってスペースを増大させ、ゲート電極の配置ビッチを短縮することができる。

【0013】このようにして本発明により、金属シリサイドのソース/ドレイン電極の設置による速度向上と、ドライエッチストッパ膜を用いない自己整合コンタクトの採用による集積度向上とを両立させた半導体装置を実現させることが可能になる。

6

【0014】なお、ダミーゲートは、電界効果トランジスタのゲートと同時に形成可能であり、側壁の絶縁膜が素子分離領域からはみ出し、かつ、隣接する不純物拡散層上にまたがるように加工される。ダミーゲートの電極は、電界効果トランジスタのゲート電極と組成、膜厚は同一であるがゲートとして機能しないので、本明細書ではゲート状電極と称することとする。

【0015】また、ソース/ドレイン電極は、金属シリサイドに限るものではなく、埋め込み金属による電極とすることも可能である。

#### [0016]

【発明の実施の形態】以下、本発明に係る半導体装置及びその製造方法を幾つかの図面に示した実施例による発明の実施の形態を参照して更に詳細に説明する。

#### [0017]

【実施例】<実施例1>本実施例は、論理回路としてプロセッサを、メモリ回路としてスタティックランダムアクセスメモリ(SRAM)回路を採り上げ、両者を混載したCMOS(Complimentary MOS)集積回路である。図1 aに論理回路部分の断面構造を示し、図1 bに SRAMメモリセル部分の断面構造を示す。また、論理回路部分の平面を図2に示す。図1 aは、図2のA・A線で切った断面図である。なお、CMOS集積回路を構成するnMOSFETとpMOSFETの構造及び製造方法

は、不純物導電型を逆にする以外は同じであるので、こ

れらの図ではnMOSFETの部分を示している。

【0018】図1a,1bにおいて、1はシリコン基 板、2は基板1に形成した素子分離領域、3は基板1上 に形成したゲート酸化膜、4はゲート酸化膜3上に形成 したゲート多結晶シリコン膜、5は多結晶シリコン膜4 上に形成した金属ゲート電極、6は金属ゲート電極5の 上に形成した絶縁膜からなるキャップ、7は基板1に形 成した不純物拡散層、8は絶縁膜、9は不純物拡散層7 に更に形成したソース/ドレイン拡散層(論理回路)、 16は不純物拡散層7に更に形成したソース/ドレイン 拡散層(メモリセル)、10はソース及びドレイン拡散 層9に形成した金属シリサイドによるソース/ドレイン 電極、11は絶縁膜、12はソース/ドレイン電極10 (論理回路)及びソース/ドレイン拡散層16(メモリー セル) に電気的に接触するように形成したプラグ電極、 13は絶縁膜、14はプラグ電極に電気的に接触するよ うに形成した配線層を示す。

【0019】図1aに示すように、論理回路部分においては、素子分離領域2の上にMOSFETと同様の多結晶シリコン膜4、金属ゲート電極5、キャップ6及び絶縁膜8が形成され、これらがトランジスタとして作用しないダミーゲートとなる。ダミーゲートの多結晶シリコン膜4及び金属ゲート電極5がゲートとしては機能しないゲート状電極となる。

50 【0020】このゲート状電極は、素子分離領域2から

はみ出ることなく同膜のなす上面に包含されて配置され、ダミーゲートの側壁の絶縁膜8は、素子分離領域2からはみ出し、かつ、隣接する不純物拡散層7上にまたがるように配置される。

【0021】なお、MOSFETにおいては、ゲート多結晶シリコン膜4及び金属ゲート電極5によってゲート電極が形成される。絶縁膜8は、論理回路部分においては、ゲート電極とキャップ6の側壁及びゲート状電極とキャップ6の側壁に形成した1層の絶縁膜であり、メモリセル部分においては、ゲート電極とキャップ6の全体 10を覆う絶縁膜でありかつ素子分離領域2の上に形成した1層の絶縁膜である。

【0022】図2の平面図では、ゲート電極及びその周囲のキャップ6及び絶縁膜8からなるゲートを記号22、ダミーゲートを記号23で示した。更に図2において、21はMOSFETを形成するトランジスタ活性領域、25は配線層14を配置した配線層領域である。

【0023】図1の絶縁膜11は、ゲート形成後の基板 1のほぼ全面を覆うもので、絶縁膜11の所定の位置に 明けたコンタクト開口部に金属を埋め込んで図1及び図 20 2に示すプラグ電極12が形成される。

【0024】本実施例においては、絶縁膜11をシリコン酸化膜とし、絶縁膜8をシリコン酸化膜に対してドライエッチングのときに選択比を取ることができるシリコン窒化膜とした。加えて、キャップ6も同じくシリコン窒化膜とした。

【0025】このような絶縁膜の選択により、プラグ電極12を埋め込むためのコンタクト開口部を明けるときに、シリコン窒化膜のキャップ6及び絶縁膜8がシリコン酸化膜である絶縁膜11のドライエッチングに対する30ストッパ膜として機能するため、プラグ電極12がゲート電極と短絡すること、更に、素子分離領域2でプラグ電極12がシリコン基板1と短絡することが防止される。その結果、ゲート22及び素子分離領域2にまたがる自己整合コンタクトが可能になり、ゲート22及びプラグ電極12の配置ビッチを従来以上に詰めることが可能となる。

【0026】続いて、本実施例のCMOS集積回路の製造方法を図3を用いて説明する。図3でも、トランジスタはnMOSFETの部分を示している。図3aに示す 40ように、まずシリコン基板1を用意し、素子分離溝を所望の位置に選択的に設け、そこに酸化膜が埋め込んで素子分離領域2を形成した。

【0027】その後、n型ウエル拡散層とp型ウエル拡散層を設け(両者とも図示せず)、続いてゲート酸化膜3を形成した。次に、n型不純物原子を含む多結晶シリコン膜4と、タングステン膜5と、シリコン窒化膜によるキャップ6との積層膜を150nm前後の膜厚で堆積した。なお、膜4は、pMOSFETの場合にはp型不純物原子を含む多結晶シリコン膜とした。

【0028】この積層膜をゲート長が100nm~150nm程度になるように所望の形状に加工し、ゲート及び論理回路部分の素子分離領域2の上のダミーゲートを形成した。なお、メモリ回路部分ではダミーゲートが形成されないように加工形状が設定される。このようにして、図2に示す活性領域21上のゲート22と素子分離領域2上のダミーゲート23を形成した。その後、n型不純物拡散層7を化学的気相堆積法(CVD)により形成し、続いてシリコン窒化膜の絶縁膜8を100nm前後の膜厚で堆積した。なお、拡散層7は、pMOSFETの場合にはp型不純物拡散層とした。

【0029】論理回路部分の次の工程を図3bを用いて説明する。ドライエッチングにより論理回路部分の絶縁膜8をゲート電極の側壁に残るように開口し、拡散層7の上に更にn型不純物拡散層9を形成し、ソース及びドレインとした。なお、拡散層9は、pMOSFETの場合にはp型不純物拡散層とした。また、メモリ回路部の絶縁膜8は、この段階では加工せずそのまま残した。従って、拡散層9は、論理回路部分にのみ形成される。

【0030】続いて、チタンやコバルトなどの金属を用いた金属シリサイド電極を、ソース及びドレインである拡散層9が露出した領域上にのみ選択的に形成した。この金属シリサイド電極がソース/ドレイン電極10となる。

【0031】その後、シリコン酸化膜の絶縁膜11をCVD法により堆積し、ドライエッチングにより絶縁膜11に自己整合コンタクトのための穴を開口した。なお、絶縁膜11の堆積及びそれへの開口は、論理回路部分、メモリ回路部分の区別なく全面に行なわれる。

【0032】この絶縁膜11にドライエッチングを行なうとき、前述のように、シリコン窒化膜のキャップ膜6及び絶縁膜8がドライエッチングのストッパ膜となるため、絶縁膜8が保護膜となって多結晶シリコン膜4、金属ゲート電極5及び素子分離領域2が露出することがない。従って、ゲート22に対して合わせずれが起きてコンタクトの開口位置がゲート22又は素子分離領域2にまたがるように配置されても、コンタクト開口部に埋め込んだプラグ電極がゲート電極やシリコン基板1に電気的な短絡を起こすことがない。

【0033】続いて、メモリ回路部分の次の工程を図3 cを用いて説明する。メモリセル領域では、ダミーゲートをコンタクト開口部の周辺に沿って置くことが困難であるため、図3 aの工程終了段階で素子分離領域2の上は、絶縁膜8が堆積した状態になっている。更に、図3 bの工程終了段階で絶縁膜11にコンタクト開口部が明けられた状態になっている。この状態で、メモリセル領域のみ選択的にシリコン窒化膜の絶縁膜8を開口した。このとき、ゲート電極の側壁に絶縁膜8を残した。その後、メモリセル領域のみ選択的に拡散層7の上に更に n型不純物拡散層16を形成し、ソース及びドレインとし

た。なお、拡散層9はpMOSFETの場合にはp型不、純物拡散層とした。

【0034】図3b,3cの工程が終了してから、コンタクト開口部にタングステンや窒化チタンなどを充填してプラグ電極12を形成し、MOSFETを形成した。最後に内部配線や電源線などの必要な配線14を行なって、図1aの論理回路部分を集積したプロセッサと、図1bのメモリ回路部分を集積したSRAMとを混載してなるCMOS集積回路を完成させた。本実施例では、論理回路部分に金属シリサイド化したソース電極及びドレイン電極を具備することによってMOSFETの動作速度を高めることができ、更に、スペースを広げた自己整合コンタクトによって論理回路部分とメモリ部分の集積度を高めることができため、超高速で高集積のSRAM搭載プロセッサを実現することができた。

【0035】<実施例2>実施例1における金属シリサイドのソース/ドレイン電極を埋めこみ金属によるソース/ドレイン電極に代えた実施例を図4に示す。図4aに論理回路部分の断面構造を示し、論理回路部分の平面を図4bに示す。図4aは、図4bのA・A線で切った20断面図である。本実施例は、図4で説明される論理回路領域のトランジスタ製造工程以外は、実施例1と同じである。

【0036】図3bに示した論理回路領域において、ソース及びドレインとなる不純物拡散層9を形成した後、ゲート電極に挟まれたソース及びドレイン領域の拡散層9上に、タングステンや窒化チタンなどの金属を充填した。このとき、ダミーゲート30をゲート幅よりも長く配置したため、充填した金属がソース/ドレイン拡散層領域上を覆い尽くしてソース/ドレイン電極31となり、同電極が実施例1の金属シリサイド電極10の代用として機能した。

【0037】その後、素子分離領域2やメモリセル領域の上の金属を選択的に除去し、自己整合コンタクト加工のドライエッチストッパ膜として作用するシリコン窒化膜32と、シリコン酸化膜の絶縁膜11を堆積し、自己整合コンタクトための開口の加工を行ない、更にブラグ電極12の充填を行ない、MOSFETを形成した。

【0038】最後に内部配線や電源線などの必要な配線を行って、論理回路部分を集積したプロセッサと、図1 40 bのメモリセル部分を集積したSRAMとを混載してなるСMOS集積回路を完成させた。本実施例でも、論理回路部分に金属電極からなるソース電極及びドレイン電極を具備することによってMOSFETの動作速度を高めることができ、更に、スペースを広げた自己整合コンタクトにより、論理回路部分とメモリ部分の集積度を高めることができたため、超高速で高集積のSRAM搭載プロセッサを実現することができた。

【0039】<実施例3>CMOS論理回路とダイナミックランダムアクセスメモリ(DRAM)回路を混載し 50

た集積回路に本発明を適用した。論理回路及びメモリセル周辺回路は、図1aに示したCMOS回路により構成し、メモリセルは、図5の断面構造図に示されたメモリキャパシタ付きMOSFETにより構成した。

【0040】図5において、107はソース及びドレインとなる不純物拡散層、111,113,114は絶縁膜、112は不純物拡散層107に接続されるプラグ電極、115は配線層、116はキャパシタである。

【0041】論理回路部及びメモリセル周辺回路部のプラグ電極12とメモリセル部のプラグ電極112は、いずれも窒化チタンやチタン又はタングステンなどの耐熱性のある金属により形成した。更に、メモリセル部ではキャパシタ116を多結晶シリコンにより形成した。なお、メモリキャパシタ116は、高誘電体材料や強誘電体材料を用いて形成することも可能である。これらの素子を金属配線により接続して集積回路を形成することにより、高速CMOS論理回路と大容量ダイナミックメモリ回路を混載した集積回路を完成させた。

【0042】この集積回路を応用し、動画像を高速に処理する高速CMOS論理回路と、動画像を取り込むために必要な大容量DRAM回路の混載するマルチメディア向け高速画像処理用集積回路を実現させた。

【0043】また、メモリ周辺回路を図1のMOSFE Tで構成された高速CMOS回路により形成し、メモリセルを図5のメモリキャパシタ付きMOSFETにより形成することにより、高速で大容量のDRAM集積回路を実現することができた。更に、この集積回路を通信システムに応用することにより、低消費電力メモリを搭載した通信用高周波集積回路を実現することができた。

【0044】<実施例4>本発明を適用した計算機システムの例を図6に示す。同図において、500は命令や演算を処理するプロセッサ、501はシステム制御装置、502は主記憶装置、503はデータ通信インタフェース、504はデータ通信制御装置、505は入出力プロセッサ、506は、複数のプロセッサ500、システム制御装置501及びデータ通信インタフェース503を搭載したセラミック基板である。

【0045】プロセッサ500、システム制御装置501及び主記憶装置502は、それぞれ実施例1~3のいずれかの集積回路を用いて構成することにより、いずれも1辺が約10~30mmのシリコン半導体チップで構成することができた。

【0046】データ通信インタフェース503は、本発明の集積回路によるほか、化合物半導体集積回路によって構成することも可能である。このようなデータ通信インタフェース503及びデータ通信制御装置504をセラミック基板507に実装した。セラミック基板506、507と、主記憶装置502を実装したセラミック基板とを1辺が約50cm程度の大きさの基板に実装し、大型計算機の中央処理ユニット508を完成させ

た。

[0049]

【0047】なお、中央処理ユニット508には、データ通信インタフェース503と入出力プロセッサ505 を実装した複数の基板509が接続される。

【0048】このような中央処理ユニット508の中のデータ伝送、他の複数の中央処理ユニットとの間のデータ通信、実装基板509との間のデータ伝送は、図中の両端矢印線で示される光ファイバ510を介して行なわれる。この計算機では、本発明の高速高集積の集積回路によるプロセッサ500、システム制御装置501、主 10記憶装置502などが並列に高速で動作するほか、データの授受を光伝送によって行なうようにしたため、1秒間当りの命令処理回数を大幅に増加することができた。

【発明の効果】本発明によれば、論理回路部分のソース及びドレインに金属シリサイド又は金属によるソース電極及びドレイン電極を具備し、同時に、自己整合コンタクトを論理回路及びメモリ回路へ適用することが可能になり、論理回路とメモリ回路を混載した高速で高集積の半導体集積回路を実現することができる。即ち、金属シリサイド又は金属による電極の具備によってソース及びドレインの寄生抵抗が小さくなり、MOSFETの動作を高速化することができる。また、自己整合コンタクトの適用によって索子面積を小さくし、かつ、配置ピッチを短縮することができる。それによって寄生容量が低減され、集積度を大幅に増加させることができる。更に、この半導体集積回路をシステムに適用することにより、システムを高速化し、メモリ容量を大きくすることがで

きる。

#### 【図面の簡単な説明】

【図1】本発明に係る半導体装置の第1の実施例を説明 するための断面図。

【図2】第1の実施例を説明するための平面図。

【図3】第1の実施例の製造工程を説明するための断面 図

【図4】本発明の第2の実施例を説明するための断面図及び平面図。

) 【図5】本発明の第3の実施例を説明するための断面 図

【図6】本発明の第4の実施例を説明するための構成図。

【図7】従来の半導体装置の例を説明するための断面

【図8】従来の半導体装置の別の例を説明するための断面図。


【図9】従来の半導体装置の更に別の例を説明するため の断面図。

#### 20 【符号の説明】

1…シリコン基板、2…素子分離領域、3…ゲート酸化膜、4…ゲート多結晶シリコン膜、5…金属ゲート電極、6…キャップ、7…不純物拡散層、9,16…ソース/ドレイン拡散層、8,11,13…絶縁膜、10,31…ソース/ドレイン電極、12…ブラグ電極、14…配線層、21…トランジスタ活性領域、22…ゲート、23,30…ダミーゲート。


[図2]


図2



【図5】

図5







BEST AVAILABLE COPY

【図7】

☑7 59 58 【図8】



[図9]



## フロントページの続き

(72)発明者 内野 俊

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 梅田 一徳

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 大西 和博

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 4M104 AA01 BB01 BB24 CC01 CC05

DD03 DD08 DD16 DD65 DD72

DD94 EE03 EE06 FF14 GG10

GG16 HH14

5F040 DA10 DB03 DC01 EB20 EC01

ECO7 EC26 EF04 EF05 EH02

EHO7 EJO2 EJO9 EKO5 ELO1

FA02 FA03 FA05

5F048 AA01 AB01 AB03 AC03 AC10

BA01 BA20 BB06 BB07 BB09

BEO3 BF06 BF07 BF11 BF15

BF16 BG14 DA25 DA30